摘 要：时序逻辑电路设计是《数字电子技术》课程中一个难度大、综合性高的部分，它综合了组合逻辑电路和时序逻辑电路的内容。在进行状态机设计时，随着输入逻辑变量的增加，状态数目将呈指数倍急剧增加，这会使整个设计变得复杂且容易出错。以一个延时开关控制器的设计为例，提出了一种状态机输入变量简化的方法，降低了设计过程的复杂程度。
关键词：时序逻辑电路;延时开关;状态机化简;D触发器
0 引 言
时序逻辑电路的分析和设计是自动化、电气、通信、电子等电类专业必须掌握的'重要专业基础，是《数字电子技术》的核心内容、学习的重点和难点。只有通过对它的研究与实践，才能真正具有设计数字电路的能力。
同步时序逻辑电路的设计方法可按以下几个步骤进行：设计要求;原始状态图;最简状态图;状态分配;选定触发器类型，求出状态方程、驱动方程和输出方程;画逻辑电路图并检查能否自启动[1]。本文通过对延时开关电路这一具体实例的设计，对时序逻辑电路设计的一般规律、原则、方法及步骤作了探讨和研究。
1 设计要求和基本原理
设计一个开关装置，该开关装置在按钮k第一次按下时，三盏灯x，y和z同时点亮，当k再次按下时，x灯立刻熄灭;y灯5s后熄灭，在y灯熄灭8s后，z灯熄灭[2]。原理框图如图1所示。
由图1可知，该控制器状态机的输入逻辑变量有3个，分别为k，td5，td8，k=1表示按钮按下，td5=1表示5s定时到，td8=1表示8s定时到，输出逻辑变量有5个，分别为三盏灯x，y，z，高电平表示灯亮，t5=1表示5s定时开始、t8=1表示8s定时开始。
输入变量有3个，再加上现态Q，状态机将会有24=16种状态，随着输入变量的增加，状态的数目会呈指数倍急剧增加。当用状态机处理数字电路问题时，如果输入逻辑变量个数大于2且状态过多的话，会使设计变得复杂且容易出错，因此必然需要对其进行简化，也就是将其简化为2输入的状态机，并尽量减少状态的个数。简化输入变量的核心思路是将两个独立且互异的输入合并为一个输入，会使得整体电路变得简单。
2 设计实现过程
基于上述思想，将td5和td8合并为一个逻辑变量td/td，经过简化后的延时开关控制器如图2所示。简化后，状态机的状态减少为23=8个，这样大大降低了设计的复杂程度。
2.1 变量定义图2所示是简化后的延时开关控制器状态机，输入变量有按钮信号k，以及延时时间到信号td，td高电平表示5s延时时间到，低电平时表示8s延时时间到，这是简化输入变量法的核心。输出变量有x，y，z，以及控制延时电路的信号t，t高电平表示13s延时电路开始工作。
2.2 状态转换图
图3所示是简化后延时开关控制器的状态图，该图是不完全条件状态图，只标注了向其他状态转移的条件而没有标注自己转移到自己的条件，这里假设不向其他状态转移就是保持原状态不变。
更为重要的一点，为了避免按钮按下时间过长，状态连续变化的情况，在状态A0和A2中间设置了状态A1，当按钮按下k=1只转移到A1，然后按钮抬起时k=0，进入A2状态，直到按钮再次按下时k=1，才能转移到A3状态。
2.3 状态方程与输出方程
这里设A0=000，A1=001，A2=011，A3=010，A4=110。由状态图可以得到状态表1和图4所示的次态卡诺图。因为只用了8个状态中的5个，必然剩余3个状态，这里设定空余的状态全部跳转到A0，此方法叫最小冒险法，可以尽量地减少产生冒险竞争的风险。
将次态卡诺图分解并化简，可以得到次态方程，见式(1)～式(3)：Qn+12=Q1Q0td(1)Qn+11=Q1Q0td+Q2Q1+Q2Q0k(2)Qn+10=Q2Q0k+Q2Q1k(3) 由状态转换表可以得到输出方程，见式(4)～式(7)：x=Q2Q1Q0+Q2Q1Q0(4)y=x+Q2Q1Q0(5)z=y+Q2Q1Q0(6)t=Q2Q1Q0+Q2Q1Q0(7)表1 状态转换表输入现态次态输出k td Q Qn+1 x y z t1×A0A100000×A1A21 1 1 01×A2A31 1 1 0×1A3A40 1 1 1×0A4A00 0 1 1图4 Q2Q1Q0的次态卡诺图2.4 用D触发器实现延时开关控制器若选择用D触发器来实现该延时开关控制器，则所设计的逻辑电路如图5所示。
3 电路时序仿真将所设计的电路在Multisim集成开发环境下进行仿真，逻辑分析仪仿真结果如图6所示。从图6仿真结果可以看出，在按钮k第一次按下时，三盏灯x，y和z同时点亮，当k再次按下时，x灯立刻熄灭;y灯5s后熄灭，在y灯熄灭8s后，z灯熄灭，设计达到了预期要求。
图6 延时开关仿真图结构产生了两个双负特征峰，随间距增大，频率低一些的明显向低频移动，频率高一些的向高频微弱移动;在两对结构平行放置的情况下，负折射特征峰随平面之间距离的增加而向高频移动。
